VLSI實驗
VLSI Labs.
| 節 | 週一 |
|---|---|
3 10:10–11:00 | VLSI實驗 EE208（光復） 3 節連堂 |
4 11:10–12:00 | |
N 12:20–13:10 |
* 根據陽明交大上課時間表所列
學習熟悉 Chip Design Flow 與 EDA tool 使用
Digital Logic Design
無備註
教師未提供此項資料
1.學期作業:每週最少 1 份作業 2.考試狀況: 3.評量方法:考試
Design Flow 簡介
1.Analog IC Design Flow 2.Digital IC Design Flow 3.System Design Flow
- 講授：
- 2*3
Analog IC Design EDA tool Experiments
1.HSpice 2.DRC 3.LVS
- 講授：
- 5*3
Digital IC Design EDA Tool Experiments
1.Profile Analysis 2.ModelSim 3.Synthesis 4.Placement & Routing
- 講授：
- 6*3
System Design EDA tool Experiments
1.FPGA Simulation 2.PCB
- 講授：
- 3*3
| 週次 | 主題 |
|---|---|
| 第 1 週 | 課程簡介 |
| 第 2 週 | Design Flow 簡介 |
| 第 3 週 | Full Custom Design: HSpice |
| 第 4 週 | Full Custom Design: DRC |
| 第 5 週 | Full Custom Design: LVS |
| 第 6 週 | Full Custom Design: Analog Circuit Design & Simulation (1) |
| 第 7 週 | Full Custom Design: Analog Circuit Design & Simulation (2) |
| 第 8 週 | Cell Based Design: Profile Analysis |
| 第 9 週 | 期中考週 |
| 第 10 週 | Cell Based Design: Modelsim |
| 第 11 週 | Cell Based Design: Synthesis |
| 第 12 週 | Cell Based Design: Placement & Routing |
| 第 13 週 | Cell Based Design: Digital System Design & Simulation (1) |
| 第 14 週 | Cell Based Design: Digital System Design & Simulation (2) |
| 第 15 週 | System Design: FPGA simulation (1) |
| 第 16 週 | System Design: FPGA simulation (2) |
| 第 17 週 | System Design: PCB |
| 第 18 週 | 期末考週: 期末專題 Demo |
1. Analog VLSI and Neural Systems, Carver Mead 2. Basic VLSI Design Systems and Circuits, Kamran Eshraghian 3. EDA tool Manual
- 地點
- 工五館 R720
- 時間
- Mon, Tue, Thu 下午 13:30-17:00
- 聯絡方式
- schuang@cn.nctu.edu.tw 03-5712121 ext 54377