數位系統設計
Digital System Design
學期
108-2
學分
0
學分
當期課號
5932
永久課號
CST5050
開課單位
國際半導體產業學院碩士班
授課教師
管延城
類別
選修
上課時間表
| 節 | 週三 |
|---|---|
2 09:00–09:50 | 數位系統設計 3 節連堂 |
3 10:10–11:00 | |
4 11:10–12:00 |
* 根據陽明交大上課時間表所列
概述
Design and implementations of digital systems especially for digital signal processing applications
先修科目
Digital Integrated Circuits, VLSI Digital Signal Processing (recommended)
備註
無備註
教學方式
教師未提供此項資料
評分方式
Homework/Assignments: 40% Exam: 20% Project: 40%
課程大綱
教師未提供此項資料
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction 3/4 |
| 第 2 週 | Verilog - Combinational Circuits Design 3/11 |
| 第 3 週 | Verilog - Test Bench Programming 3/18 |
| 第 4 週 | Verilog - Sequential Circuits Design 3/25 |
| 第 5 週 | Verilog - Sequential Circuits Design 4/1 |
| 第 6 週 | Verilog - Memory 4/8 |
| 第 7 週 | Logic Synthesis 4/15 |
| 第 8 週 | Verilog – Synthesizable Coding Style 4/22 |
| 第 9 週 | Exam 4/29 |
| 第 10 週 | Verilog – Synthesizable Coding Style 5/6 |
| 第 11 週 | Final Project Proposal 5/13 |
| 第 12 週 | Digital Filter Design 5/20 |
| 第 13 週 | Digital Filter Design 5/27 |
| 第 14 週 | Microprogramming 6/3 |
| 第 15 週 | Chip Implementation 6/10 |
| 第 16 週 | Final Project presentation 6/17 |
| 第 17 週 | Final Project presentation 6/24 |
教科書
Class notes
Office Hours
- 地點
- MIRC 301
- 時間
- By appointment
- 聯絡方式
- yck.nctu@gmail.com