邏輯設計
Logic Design
| 節 | 週二 | 週五 |
|---|---|---|
3 10:10–11:00 | 邏輯設計 EE220（光復） 2 節連堂 | |
4 11:10–12:00 | ||
5 13:20–14:10 | 邏輯設計 EE220（光復） |
* 根據陽明交大上課時間表所列
學習數位系統基礎觀念以及數位系統設計
教師未提供此項資料
無備註
教學助教: TBD 教學方法: 投影片+板書
期中考試 (13.3%) x3 期末考試 (30%) Homework (加點名)(30.1%)
教師未提供此項資料
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction & Boolean Algebra 2023-09-12(二),2023-09-15(五) |
| 第 2 週 | Boolean Algebra & Application of BooleanAlgebra 2023-09-19(二),2023-09-22(五) |
| 第 3 週 | Karnaugh Maps & Multilevel Gate Circuit 2023-09-26(二),2023-09-29(五) |
| 第 4 週 | Multilevel Gate Circuit 2023-10-03(二),2023-10-06(五) |
| 第 5 週 | Combination Circuit Design, VHDL Design ,Register and Counters.Midterm Exam(1) 2023-10-10(二),2023-10-13(五) |
| 第 6 週 | Multiplexer, Decoderr 2023-10-17(二),2023-10-20(五) |
| 第 7 週 | Multiplexer, Decoder,( VHDL Design) Programmable logic devices 2023-10-24(二),2023-10-27(五) |
| 第 8 週 | Programmable logic devices Latches and Flip-Flops. (VHDL Design) 2023-10-31(二),2023-11-03(五) |
| 第 9 週 | Latches and Flip-Flops.Register and Counters. Midterm Exam(2) 2023-11-07(二),2023-11-10(五) |
| 第 10 週 | Register and Counters. Analysis of Clocked Sequential Circuits 2023-11-14(二),2023-11-17(五) |
| 第 11 週 | Analysis of Clocked Sequential Circuits. 2023-11-21(二),2023-11-24(五) |
| 第 12 週 | Analysis of Clocked Sequential Circuits, 2023-11-28(二),2023-12-01(五) |
| 第 13 週 | Derivation of State Graphs and Tables 2023-12-05(二),2023-12-08(五) |
| 第 14 週 | Sequential Circuit Design Midterm Exam(3). 2023-12-12(二),2023-12-15(五) |
| 第 15 週 | Sequential Circuit Design 2023-12-19(二),2023-12-22(五) |
| 第 16 週 | Sequential Circuit Design 2023-12-26(二),2023-12-29(五) |
| 第 17 週 | Circuit for Arithmetic Operation 2024-01-02(二),2024-01-05(五) |
| 第 18 週 | Final Exam. 2024-01-09(二),2024-01-12(五) |
Jr Charles H. Roth And Larry L. Kinney, Fundamentals of Logic Design, 7/e
- 地點
- 工五館 Room 730
- 時間
- 1630~1800, Monday.
- 聯絡方式
- yuhwaitseng@g2.nctu.edu.tw 03-5712121 ext: 54440