邏輯設計

Logic Design

學期

112-1

學分

0 學分

當期課號

515111

永久課號

EEEC10023

開課單位

電機工程學系

授課教師

董蘭榮

校區

光復

類別

必修

上課時間表

節	週二	週五
3 10:10–11:00	邏輯設計 EE105（光復） 2 節連堂
4 11:10–12:00	邏輯設計 EE105（光復） 2 節連堂
5 13:20–14:10		邏輯設計 EE105（光復）

* 根據陽明交大上課時間表所列

概述

學習數位系統基礎觀念以及數位系統設計

先修科目

教師未提供此項資料

備註

無備註

教學方式

教學助教: TBD 教學方法: 投影片+板書

評分方式

期中考試 (20%) x2 期末考試 (30%) Quizzes (30%)

課程大綱

教師未提供此項資料

週次計畫

週次	主題
第 1 週	Number Systems and Conversion 2023-09-12(二),2023-09-15(五) 時數：[2023-09-12]董蘭榮(2.00)
第 1 週	Number Systems and Conversion 2023-09-12(二),2023-09-15(五) 時數：[2023-09-15]董蘭榮(1.00)
第 2 週	Boolean Expressions 2023-09-19(二),2023-09-22(五) 時數：[2023-09-19]董蘭榮(2.00)
第 2 週	Boolean Expressions 2023-09-19(二),2023-09-22(五) 時數：[2023-09-22]董蘭榮(1.00)
第 3 週	Boolean Algebra 2023-09-26(二),2023-09-29(五) 時數：[2023-09-26]董蘭榮(2.00)
第 3 週	Boolean Algebra 2023-09-26(二),2023-09-29(五) 時數：[2023-09-29]董蘭榮(1.00)
第 4 週	Application of Boolean Algebra 2023-10-03(二),2023-10-06(五) 時數：[2023-10-03]董蘭榮(2.00)
第 4 週	Application of Boolean Algebra 2023-10-03(二),2023-10-06(五) 時數：[2023-10-06]董蘭榮(1.00)
第 5 週	Karnaugh Maps 2023-10-10(二),2023-10-13(五) 時數：[2023-10-10]董蘭榮(2.00)
第 5 週	Karnaugh Maps 2023-10-10(二),2023-10-13(五) 時數：[2023-10-13]董蘭榮(1.00)
第 6 週	The first midterm Introduction to Verilog (I) 2023-10-17(二),2023-10-20(五) 時數：[2023-10-17]董蘭榮(2.00)
第 6 週	The first midterm Introduction to Verilog (I) 2023-10-17(二),2023-10-20(五) 時數：[2023-10-20]董蘭榮(1.00)
第 7 週	Multi-Level Gate Circuits 2023-10-24(二),2023-10-27(五) 時數：[2023-10-24]董蘭榮(2.00)
第 7 週	Multi-Level Gate Circuits 2023-10-24(二),2023-10-27(五) 時數：[2023-10-27]董蘭榮(1.00)
第 8 週	Combinational Cicuit Design and Simulation 2023-10-31(二),2023-11-03(五) 時數：[2023-10-31]董蘭榮(2.00)
第 8 週	Combinational Cicuit Design and Simulation 2023-10-31(二),2023-11-03(五) 時數：[2023-11-03]董蘭榮(1.00)
第 9 週	Multiplexers, Decoders, and PLD 2023-11-07(二),2023-11-10(五) 時數：[2023-11-07]董蘭榮(2.00)
第 9 週	Multiplexers, Decoders, and PLD 2023-11-07(二),2023-11-10(五) 時數：[2023-11-10]董蘭榮(1.00)
第 10 週	Latches and Flip-Flops 2023-11-14(二),2023-11-17(五) 時數：[2023-11-14]董蘭榮(2.00)
第 10 週	Latches and Flip-Flops 2023-11-14(二),2023-11-17(五) 時數：[2023-11-17]董蘭榮(1.00)
第 11 週	Registers and Counters 2023-11-21(二),2023-11-24(五) 時數：[2023-11-21]董蘭榮(2.00)
第 11 週	Registers and Counters 2023-11-21(二),2023-11-24(五) 時數：[2023-11-24]董蘭榮(1.00)
第 12 週	The second midterm Introduction to Verilog (II) 2023-11-28(二),2023-12-01(五) 時數：[2023-11-28]董蘭榮(2.00)
第 12 週	The second midterm Introduction to Verilog (II) 2023-11-28(二),2023-12-01(五) 時數：[2023-12-01]董蘭榮(1.00)
第 13 週	Analysis of Clocked Sequential Circuits 2023-12-05(二),2023-12-08(五) 時數：[2023-12-05]董蘭榮(2.00)
第 13 週	Analysis of Clocked Sequential Circuits 2023-12-05(二),2023-12-08(五) 時數：[2023-12-08]董蘭榮(1.00)
第 14 週	Derivation of State Graphs and Tables 2023-12-12(二),2023-12-15(五) 時數：[2023-12-12]董蘭榮(2.00)
第 14 週	Derivation of State Graphs and Tables 2023-12-12(二),2023-12-15(五) 時數：[2023-12-15]董蘭榮(1.00)
第 15 週	Reduction of State Tables and State Assignment 2023-12-19(二),2023-12-22(五) 時數：[2023-12-19]董蘭榮(2.00)
第 15 週	Reduction of State Tables and State Assignment 2023-12-19(二),2023-12-22(五) 時數：[2023-12-22]董蘭榮(1.00)
第 16 週	Sequential Circuit Design 2023-12-26(二),2023-12-29(五) 時數：[2023-12-26]董蘭榮(2.00)
第 16 週	Sequential Circuit Design 2023-12-26(二),2023-12-29(五) 時數：[2023-12-29]董蘭榮(1.00)

教科書

Jr Charles H. Roth And Larry L. Kinney, Fundamentals of Logic Design, 7/e

Office Hours

地點: 工五館767
時間: by appointment
聯絡方式: lennon@nctu.edu.tw