2 項進行中

115-1 選課時程

進行中

  • 初選第一階段 6/15 – 6/18
  • 初選第二階段 6/22 – 6/25
  • 校際選修 進行中 8/24 – 9/18
  • 初選第三階段 8/31 – 9/3
  • 開學後加退選 進行中 9/7 – 9/21
  • 逾期加退選 9/21 – 9/24
選課資源

加入行事曆

選擇訂閱 Google Calendar,或下載通用的 ICS 檔案。

使用 Google Calendar 時,Google 會收到這份課表的公開連結。

邏輯設計

Logic Design

學期
113-1
學分
0 學分
當期課號
515105
永久課號
EEEC10023
開課單位
電機系共同課程
授課教師
林顯易
校區
光復
類別
必修
上課時間表
週二
週五
3
10:10–11:00
邏輯設計
EE207(光復)
2 節連堂
4
11:10–12:00
5
13:20–14:10
邏輯設計
EE207(光復)

* 根據陽明交大上課時間表所列

概述

This course will provide an introduction to the basic concepts and skills underlying the design of digital systems.

先修科目

None

備註

無備註

教學方式

TA: TBD

評分方式

5 Quizzes 25% 2 Mid-term exam 50% Final exam 25%

課程大綱

教師未提供此項資料

週次計畫
週次主題
第 1 週

Introduction to Number Systems and Conversion

2024-09-03(二),2024-09-06(五)
第 2 週

Boolean Algebra

2024-09-10(二),2024-09-13(五)
第 3 週

Applications of Boolean Algebra Minterm and Maxterm Expansions

2024-09-17(二),2024-09-20(五)
第 4 週

Karnaugh Maps

2024-09-24(二),2024-09-27(五)
第 5 週

Quine-McCluskey Method

2024-10-01(二),2024-10-04(五)
第 6 週

Multi-Level Gate Circuits NAND and NOR Gates

2024-10-08(二),2024-10-11(五)
第 7 週

Combinational Circuit Design and Simulation Using Gates

2024-10-15(二),2024-10-18(五)
第 8 週

1. Mid-term I 2. Multiplexers, Decoders, and Programmable Logic Devices

2024-10-22(二),2024-10-25(五)
第 9 週

Latches and Flip-Flops

2024-10-29(二),2024-11-01(五)
第 10 週

Registers and Counters (I)

2024-11-05(二),2024-11-08(五)
第 11 週

Registers and Counters (II)

2024-11-12(二),2024-11-15(五)
第 12 週

Analysis of Clocked Sequential Circuits

2024-11-19(二),2024-11-22(五)
第 13 週

1. Mid-term II 2. Derivation of State Graphs and Tables

2024-11-26(二),2024-11-29(五)
第 14 週

1. Derivation of State Graphs and Tables 2. Reduction of State Tables State Assignment

2024-12-03(二),2024-12-06(五)
第 15 週

Sequential Circuit Design

2024-12-10(二),2024-12-13(五)
第 16 週

Flexible class

2024-12-17(二),2024-12-20(五)
第 17 週

Flexible class

2024-12-24(二),2024-12-27(五)
第 18 週

Final exam

2024-12-31(二),2025-01-03(五)
教科書

Jr. Charles H. Roth and Larry L Kinney, Fundamentals of logic design, 7th Ed, Cengage Learning, 2020.

Office Hours
地點
EE749
時間
Tuesday, 1:20pm~2:20pm
聯絡方式
Tel: 03-5712121 ext54345 or Email: sofin@nycu.edu.tw