VLSI實驗
VLSI Labs.
| 節 | 週五 |
|---|---|
5 13:20–14:10 | VLSI實驗 3 節連堂 |
6 14:20–15:10 | |
7 15:30–16:20 |
* 根據陽明交大上課時間表所列
This lab class is an appendix of "Introduction to VLSI Design". Student who enroll in this lab must formerly took "Introduction to VLSI Design" or is taking "Introduction to VLSI Design" simultaneously.
Digital Logic Design, Circuit Theory, Microelectronics
無備註
VLSI實驗
The grading policy will be announce in the first meeting of the class.
教師未提供此項資料
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction to class + EDA environment setting 2024-09-06(五) |
| 第 2 週 | Digital Circuit + Introduction to simulation tool 【Lab#1】 1-bit Full-Adder + DFF (Hspice) 2024-09-13(五) |
| 第 3 週 | CMOS Technology + Introduction to Layout tool 【Lab#2】 1-bit Full-Adder + DFF (Layout) 2024-09-20(五) |
| 第 4 週 | Lab#1 Demo + Lab#2 Discussion 2024-09-27(五) |
| 第 5 週 | Schematic Level Design + Logic Effort 【Lab#3】 4-bit Full-Adder + DFF 2024-10-04(五) |
| 第 6 週 | (彈性課程) 2024-10-11(五) |
| 第 7 週 | Lab#2 Demo + Lab#3 Discussion 2024-10-18(五) |
| 第 8 週 | 【Online Test】 2024-10-25(五) |
| 第 9 週 | Array, Recoded, and Booth Multiplier 【Lab04】 6-bit Booth Encoder 2024-11-01(五) |
| 第 10 週 | Lab#3 Demo + Lab#4 Discussion 2024-11-08(五) |
| 第 11 週 | Cell-based Design + Introduction to Verilog (Architecture Design + MAC + Logic Synthesis) 【Lab#5】6-bit Multiplier and Accumulator 2024-11-15(五) |
| 第 12 週 | Lab#5 Discussion 2024-11-22(五) |
| 第 13 週 | Lab#4 Demo 【Final Project】Pipeline MAC Design (Team work) 2024-11-29(五) |
| 第 14 週 | Lab#5 Demo 2024-12-06(五) |
| 第 15 週 | Final Project Discussion 2024-12-13(五) |
| 第 16 週 | 【Final Exam】 2024-12-20(五) |
| 第 17 週 | Final Project Discussions 2024-12-27(五) |
| 第 18 週 | Final Project Demos 2025-01-03(五) |
There are no text book, lab material will be available in E3 System.
- 地點
- ED420b or online
- 時間
- Friday 12:00-1:20pm (by appointment)
- 聯絡方式
- hcchang@mail.nctu.edu.tw