超大型積體電路設計導論
Introduction to VLSI Design
| 節 | 週四 |
|---|---|
5 13:20–14:10 | 超大型積體電路設計導論 EDB27（光復） 3 節連堂 |
6 14:20–15:10 | |
7 15:30–16:20 |
* 根據陽明交大上課時間表所列
教師未提供此項資料
Logic design Hspice Verilog or VHDL code
無備註
教師未提供此項資料
Midterm 35%(exam. 25%+ project 10%) Final 35%(exam. 20%+project(8bit CPU design using verilog and ChatGPT) 15%) Homework(HSPICE Simulation,Verilog or VHDL simulation, IC testing and measurement ) 30%
教師未提供此項資料
| 週次 | 主題 |
|---|---|
| 第 1 週 | class outline, Introduction 2024-09-05(四) |
| 第 2 週 | Circuits and Layout, MIPs Processor Example 2024-09-12(四) |
| 第 3 週 | CMOS Transistor Theory, Non-ideal Transistor Theory 2024-09-19(四) |
| 第 4 週 | DC & Transient Response Part I 2024-09-26(四) |
| 第 5 週 | DC & Transient Response Part II 2024-10-03(四) |
| 第 6 週 | Logical Efforts 2024-10-10(四) |
| 第 7 週 | Spice and Circuit Families 2024-10-17(四) |
| 第 8 週 | Midterm 2024-10-24(四) |
| 第 9 週 | Power & Combinational Circuits Design 2024-10-31(四) |
| 第 10 週 | Sequential Circuit Design 2024-11-07(四) |
| 第 11 週 | Design for Testability and Wires 2024-11-14(四) |
| 第 12 週 | Adders 2024-11-21(四) |
| 第 13 週 | Datapath Functional Units 2024-11-28(四) |
| 第 14 週 | Package, Power, Clocks 2024-12-05(四) |
| 第 15 週 | Design for Low-Power 2024-12-12(四) |
| 第 16 週 | Final 2024-12-19(四) |
Neil H.E. Weste and David Money Harris, CMOS VLSI Design: A Circuits and Systems Perspective, 4th Edition, 2010 ISBN: 978-0321547743
- 地點
- Office 工五館730
- 時間
- Monday, 1630:1830
- 聯絡方式
- Phone:03-5712121-54440 Email:yuhwitseng@nycu.edu.tw