邏輯設計與FPGA
Logic Design and Field Programmable Gate Array
| 節 | 週四 |
|---|---|
5 13:20–14:10 | 邏輯設計與FPGA SC160（光復） 3 節連堂 |
6 14:20–15:10 | |
7 15:30–16:20 |
* 根據陽明交大上課時間表所列
This course offers an introduction to any undergraduate who wants to understand digital logic design and FPGA design flow. This course is essential for later courses in digital system design, computer architecture, and design automation.
教師未提供此項資料
無備註
教師未提供此項資料
Homework and Quiz: 40%; Midterm Exam: 30%; Final Exam or Project: 30%
教師未提供此項資料
| 週次 | 主題 |
|---|---|
| 第 1 週 | Course introduction, Number System and Conversion 2025-09-04(四) |
| 第 2 週 | Boolean Algebra 2025-09-11(四) |
| 第 3 週 | Applications of Boolean Algebra 2025-09-18(四) |
| 第 4 週 | Karnaugh Maps and Multi-Level Gate Circuits 2025-09-25(四) |
| 第 5 週 | Combinational Circuit Design 2025-10-02(四) |
| 第 6 週 | Multiplexers, Decoders, and Programmable Logic Devices 2025-10-09(四) |
| 第 7 週 | FPGA Design Flow 2025-10-16(四) |
| 第 8 週 | Midterm Exam 2025-10-23(四) |
| 第 9 週 | Introduction to VHDL 2025-10-30(四) |
| 第 10 週 | VHDL Concurrent Codes 2025-11-06(四) |
| 第 11 週 | Latches and Flip-Flops 2025-11-13(四) |
| 第 12 週 | Registers and Counters 2025-11-20(四) |
| 第 13 週 | Sequential Circuit Design 2025-11-27(四) |
| 第 14 週 | VHDL for Sequential Logic 2025-12-04(四) |
| 第 15 週 | VHDL Simulation - ModelSim 2025-12-11(四) |
| 第 16 週 | Final Exam or Project 2025-12-18(四) |
1. C. H. Roth, Jr., Fundamentals of Logic Design, 7th edition, Thomson, 2020 2. Class notes.
- 地點
- 教師未提供此項資料
- 時間
- 教師未提供此項資料
- 聯絡方式
- 教師未提供此項資料