邏輯設計與FPGA
Logic Design and Field Programmable Gate Array
| 節 | 週一 |
|---|---|
2 09:00–09:50 | 邏輯設計與FPGA KB202（KS） 3 節連堂 |
3 10:10–11:00 | |
4 11:10–12:00 |
* 根據陽明交大上課時間表所列
This course offers an introduction to any undergraduate who wants to understand digital logic design and FPGA design flow. This course is essential for later courses in digital system design, computer architecture, and design automation.
教師未提供此項資料
無備註
教師未提供此項資料
Homework and Quiz: 40%; Midterm Exam: 30%; Final Exam or Project: 30%
教師未提供此項資料
| 週次 | 主題 |
|---|---|
| 第 1 週 | Course introduction, Number System and Conversion 2026-02-23(一) |
| 第 2 週 | Boolean Algebra 2026-03-02(一) |
| 第 3 週 | Applications of Boolean Algebra 2026-03-09(一) |
| 第 4 週 | Karnaugh Maps and Multi-Level Gate Circuits 2026-03-16(一) |
| 第 5 週 | Combinational Circuit Design 2026-03-23(一) |
| 第 6 週 | Multiplexers, Decoders, and Programmable Logic Devices 2026-03-30(一) |
| 第 7 週 | FPGA Design Flow 2026-04-06(一) |
| 第 8 週 | Midterm Exam 2026-04-13(一) |
| 第 9 週 | Introduction to VHDL 2026-04-20(一) |
| 第 10 週 | VHDL Concurrent Codes 2026-04-27(一) |
| 第 11 週 | Latches and Flip-Flops 2026-05-04(一) |
| 第 12 週 | Registers and Counters 2026-05-11(一) |
| 第 13 週 | Sequential Circuit Design 2026-05-18(一) |
| 第 14 週 | VHDL for Sequential Logic 2026-05-25(一) |
| 第 15 週 | VHDL Simulation - ModelSim 2026-06-01(一) |
| 第 16 週 | Final Exam or Project 2026-06-08(一) |
1. C. H. Roth, Jr., Fundamentals of Logic Design, 7th edition, Thomson, 2020 2. Class notes.
- 地點
- 教師未提供此項資料
- 時間
- 教師未提供此項資料
- 聯絡方式
- 教師未提供此項資料