積體電路技術(二)
Integrated Circuit Technology (II)
| 節 | 週一 | 週三 |
|---|---|---|
2 09:00–09:50 | 積體電路技術(二) ED116（光復） | |
3 10:10–11:00 | 積體電路技術(二) ED116（光復） 2 節連堂 | |
4 11:10–12:00 |
* 根據陽明交大上課時間表所列
銜接積體電路技術(一)，完整講述積體電路之所有單元製程，接著介紹重要之製程模組，包括isolation, salicide, 等，再以完整的CMOS process flow串連各製程單元及模組，並介紹設計規範的概念。 積體電路技術(一)、(二)將可使學生對半世紀來的積體電路技術有完整且深入的了解，並知道如何整合應用，製作出符合規範的產品。
建議修過積體電路技術(一)或其它半導體製程相關課程至少一學期。
無備註
教師未提供此項資料
期中考50% 期末考50%
教師未提供此項資料
| 週次 | 主題 |
|---|---|
| 第 1 週 | Physical Vapor Deposition 2026-02-23(一),2026-02-25(三) |
| 第 2 週 | Physical Vapor Deposition 2026-03-02(一),2026-03-04(三) |
| 第 3 週 | Electrochemical Deposition 2026-03-09(一),2026-03-11(三) |
| 第 4 週 | Electrochemical Deposition 2026-03-16(一),2026-03-18(三) |
| 第 5 週 | Dopant Diffusion and Ion Implantation 2026-03-23(一),2026-03-25(三) |
| 第 6 週 | Dopant Diffusion and Ion Implantation 2026-03-30(一),2026-04-01(三) |
| 第 7 週 | Chemical Mechanical Polish 2026-04-06(一),2026-04-08(三) |
| 第 8 週 | Chemical Mechanical Polish & Mid-term examination 2026-04-13(一),2026-04-15(三) |
| 第 9 週 | Isolation Technology 2026-04-20(一),2026-04-22(三) |
| 第 10 週 | Silicide Technology 2026-04-27(一),2026-04-29(三) |
| 第 11 週 | CMOS Front-end Process Flow 2026-05-04(一),2026-05-06(三) |
| 第 12 週 | CMOS Front-end Process Flow 2026-05-11(一),2026-05-13(三) |
| 第 13 週 | Multi-level Interconnect Technology 2026-05-18(一),2026-05-20(三) |
| 第 14 週 | Multi-level Interconnect Technology 2026-05-25(一),2026-05-27(三) |
| 第 15 週 | Design Rules 2026-06-01(一),2026-06-03(三) |
| 第 16 週 | Design Rules & Final Examination 2026-06-08(一),2026-06-10(三) |
教科書：自編講義。 參考書： J. D. Plummer, M. D. Deal, and P. B. Griffin, “Silicon VLSI Technology-Fundamentals, Practice, and Modeling”, 2000, Prentice Hall. C. Y. Chang and S. M. Sze, “ULSI Technology”, McGraw Hill, 1996.
- 地點
- 另行約定
- 時間
- 另行約定
- 聯絡方式
- bytsui@nycu.edu.tw 03-5131570